微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 片内需要一个128MHz时钟,如何产生?

片内需要一个128MHz时钟,如何产生?

时间:10-02 整理:3721RD 点击:
0.18um CMOS工艺,片内需要一个128MHz时钟,是否可以通过外部IO直接由有源晶振输入呢?看到有128MHz的有源晶振提供。谢谢!

完全可以,并且推荐从片上的时钟专用IO管脚如GCLK接入。
如果片内有PLL,外部也可以用低频晶振输入,用片内的PLL来产生128MHz的时钟。

学习了

一般不建议用外部128MHz有源晶振输入。因为100MHz以上的走线已经属于RF电路,需要特别考虑。而且还有EMI顾虑。最好使用低频输入,再用内部PLL振到高频。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top