微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 可变计数器

可变计数器

时间:10-02 整理:3721RD 点击:
如何用vhdl设计一个计数值可变的递减计数器,

把需求说清楚一点了?呵呵。是计数完一个周期后更改计数值,还是有什么条件吗?

你可以使用aldec的active HDL,它有一個IP Core generator,設定後就可以輸出VHDL codes.



  就是我可以随时设定计数的值,当设置的值减到0的时候就停止计数,下次计数是我重新设置的值计数!



   
请教您一个问题,我要做个递减的计数器,就是我可以随时设定计数的值,当设置的值减到0的时候就停止计数,下次计数是我重新设置的值计数! 如何实现设置的值递减到0就停止了,然后我通过外部的IO设置新值然后在开始递减计数啊,我以前设计的是定值计数器,就算是可变的计数器也是递加的计数,我现在不知道如何设置值,同时在减0的时候停止,这时就在等待我的计数值的设定,设定好了又开始递减

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top