• · FPGA就业方向讨论-希望有个人见解的畅所欲言11-27
• · 有没有工具转换 xilinx coe 为mif格式，每次用core generate 麻烦11-27
• · ise 14.2 core generate 产生rom总说rom模块重定义,请问怎么回事？11-27
• · 请教上拉电阻模块的用法？11-27
• · 怎么才能快速定位代码里面的if对应的else？11-27
• · 关于ISE里面的MCB11-27
• · 电子工程师 毕业3年，工资从5k到20k的经历11-27
• · 对clock设置set_clock_transition与时序分析11-27
• · 关于跨市钟域11-27
• · system verilog的疑问11-27
• · viewdraw使用求助，谢谢11-27
• · ISE综合后RTL图错误11-27
• · 请教例化pad11-27
• · 用hspice仿电路功耗，掉电状态怎么设置啊？11-27
• · 菜鸟求助：请问做完STA和形式验证为何还要做后仿真？11-27
• · 求助：vhdl和verilog的时钟沿采样传输数据问题11-27
• · ISE中的RTL schematic？11-27
• · set_load问题请教11-27
• · 请教有关set_drive和set_load的问题？11-27
• · 同步复位和异步复位11-27
• · pico 有些意思11-27
• · 请教一个系统时钟频率的很怪异的问题。11-27
• · xilinx ise 仿真时遇到一个致命性问题11-27
• · XC6VLX240T接DDR3 SODIMM管脚有哪些约束11-27
• · ddr3求救11-27