• · 问下xilinx fpga的I/O和pip的问题11-27
• · 关于 specify 用法问题11-27
• · 请教各位用Formality做RTL和综合后网表的问题，跪求啊！11-27
• · ocean循环语句怎么写？11-27
• · Modelsim6.2b仿真加不进去信号11-27
• · 关于verilog hdl 中循环语句的综合问题11-27
• · 求大牛指導 modelsim的問題-----急11-27
• · quartus 9.1与synplify pro多少的版本兼容11-27
• · 请问搭建SOC总线用什么工具比较好？11-27
• · 求大牛指导职业发展11-27
• · robam老板官网看看新型老板燃气灶9G8011-27
• · 关于FPGA验证问题11-27
• · 一个SDI方案中的相关问题11-27
• · Anyone can share the Lab material of Conformal11-27
• · 用ISE产生一个CIC IP核，出现这个warning，怎么解决？11-27
• · 请帮忙IEEE帐号密码11-27
• · 为何将modelsim中的memory型存入txt中，第一个存入值为011-27
• · dc 时序报告11-27
• · 反向的数字网表做FPGA验证11-27
• · FPGA在某一频率点附近，输出不正常！11-27
• · 关于异步复位信号的同步！11-27
• · 两个面试问题求解11-27
• · 51MX内核仿真求助11-27
• · 可重构移位单元的设计与实现11-27
• · 急求xilinx的ISE11-27