• · about timing loop11-27
• · altera的neek板子怎么样啊11-27
• · 建议斑竹开辟FPGA约束专栏11-27
• · 请教一下vcs 仿真systemverilog的问题11-27
• · win7安装 Quartus 7.2之后，为何不能编辑IP核？11-27
• · 关于encounter导出的setload文件11-27
• · 求助 ，用synopsys amba VIP时遇到的问题11-27
• · 求助关于调用自己做的复数除法器的问题11-27
• · 问个xilinx fpga I/O连接的问题。11-27
• · 大家来讨论一下异步fifo格雷码采集的问题11-27
• · casex11-27
• · verilog 存储器赋初值和输出11-27
• · 用xilinx core generator 生成rom综合实现后，rom中没有配置好的数据11-27
• · 求开源的ip核网站~~~~~~~~11-27
• · 求lattice Diamond的liense11-27
• · 关于赛灵思物理约束的问题，attribute rloc of FDCPE_inst: label is "X0Y111-27
• · 装了nc，直接敲ncverilog可以执行，但是在makefile里无法执行11-27
• · 求助：signaltap II抓取波形问题11-27
• · 光纤传输音频11-27
• · 想询问下这段组合逻辑综合后，为什么GPMEMRD_o和GPMEMWR_o被提前上拉了呢11-27
• · 时序报告的不明白之处11-27
• · modelsim6.6ede se,pe,de的区别是什么11-27
• · 关于module compiler11-27
• · 求助！ 请问ISE如何保留module 端口信号名？11-27
• · QuartusII中找不到EPCS4的驱动11-27