• · 请问verdi3在linux下显示中文注释乱码 怎么解决？11-27
• · modelsim没法运行，谁能帮忙解决一下？11-27
• · 请教一个V5 PCIe核源代码的问题11-27
• · 请教关于多通道DMA的问题，大家来看看11-27
• · DC2008总是显示you do not have a license key11-27
• · timequest出现不存在的时序路径11-27
• · always @ (a, b) 请问这里逗号和or有何不同？11-27
• · &与&&具体区别是什么啊11-27
• · ISE中XST综合工具优化了我的reg信息，怎么防止优化11-27
• · TimeQuest约束11-27
• · 添加约束可以节省硬件资源吗？11-27
• · 6输入的查找表可用作32位移位寄存器使用，何解？11-27
• · scs文件里nch参数代表什么意思11-27
• · 做视频编解码IP设计有前途吗？11-27
• · 把输入的脉冲变宽11-27
• · rtl仿真与网表仿真不符，用什么工具能查出问题？11-27
• · ise综合问题~11-27
• · ise端口数字综合11-27
• · MP3解码11-27
• · 关于fifo中的背靠背问题？11-27
• · inout能直接连到output吗？11-27
• · virtex-6 HDMI11-27
• · 求助verilog读写某组寄存器时的问题11-27
• · 做数字IC的问题11-27
• · 在时钟不确定的情况下，如何控制一个信号维持固定时间的高电平？11-27