virtex-6 HDMI

时间：10-02 整理：3721RD 点击：

spartan-6 可以用内部的 TMDS I/O实现HDMI 的PHY, 属于特殊的IO吧。但在virtex-6 LX系列中，没有TMDS I/O了，virtex-6 LX没有高速的特别的IO，但在core_gen有对应的DVI的传输模式IO选择，但其电气特性是LVDS2.5的，TMDS是3.3, 不知道这两个可不可以对接，板级上需要做什么处理? 请问有没有哪位用virtex-6 LX实现过HDMI PHY? 用virtex-6 LX通用的IO可以实现HDMI PHY吗?

上一篇：求助verilog读写某组寄存器时的问题
下一篇：inout能直接连到output吗？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器