微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个V5 PCIe核源代码的问题

请教一个V5 PCIe核源代码的问题

时间:10-02 整理:3721RD 点击:
使用Xilinx的CORE Generator生成的V5 PCIe核实例代码中,在example_design和source两个文件夹中都有PCIe wrapper的代码,请问两者的关系是什么?其中,example_design中声明了端口,而没有具体的逻辑,请问这个模块在架构中起到什么作用?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top