• · 关于Quartus的版本问题11-27
• · wanted a ebook called " compact modeling"11-27
• · FPGA产生高速并行数字信号11-27
• · palladium11-27
• · 最近到杭州，有没有杭州做IC的网友出来聚聚。11-27
• · 活动已结束，目前正在评审，过几天会出结果11-27
• · 请问如何让synplify在多核环境下运行11-27
• · 请问，前端应该向后端提供哪些资料11-27
• · 怎么确认单个模块是否满足时序约束11-27
• · 请教高手 使用ACTEL的libero调用MVN出现的问题11-27
• · 请教DC中的一个文件格式11-27
• · 谁做过ALTERA的LVDS低压差分信号转标准单端信号11-27
• · verilog中的参数文件11-27
• · 关于MT9P031增益设置11-27
• · DDR2如何支持多设备的访问？11-27
• · 请问如何估计CPU功耗11-27
• · 有没有可以将仿真的testbench转化成test vector灌入到目标FPGA开发板的软件或方法11-27
• · 最近在装VCS，求大神解答11-27
• · 基于zynq的交叉编译平台11-27
• · ［Zynq征文]ucosiii在ZYNQ器件上移植与使用(续)11-27
• · verilog 仿真时间求余数问题11-27
• · XILINX视频集锦11-27
• · 某SOC的DDR接口可否可以连到Spartan6的IO上11-27
• · 关于ASIC资源消耗评估和时序分析11-27
• · isplever5.1 综合出错,不知什么原因,请高手指点11-27