• · 寫了一個if的判斷式出現bug(已解決)11-27
• · 异步FIFO输出问题11-27
• · 新手请教synopsys DC 的license问题11-27
• · SPARTAN-6的几个问题11-27
• · 求助：spartan6关于ddr的输入采集问题11-27
• · 请教各位关于Quartus中的Critical Warning11-27
• · cadence寄生电容参数分别表示什么11-27
• · ddr phy和控制器兼容问题，请教高手！11-27
• · 时序违规的问题11-27
• · 串行同步通信11-27
• · 求助：DC如何约束black box输入pin的负载11-27
• · cadence如何仿真扫描两个表达式之间的关系11-27
• · DC综合后的报告11-27
• · SPI 下载11-27
• · 关于Xilinx Artix 7 FPGA11-27
• · 询quartus仿真与DC综合出的数据之间的关系11-27
• · 能不能对fpga进行瞬态仿真？11-27
• · quartus II +modelsim仿真11-27
• · 小弟新手求助大侠11-27
• · 请教静态时序分析报告中关于“r"和“f”的问题11-27
• · xilinx utilization summary的疑问11-27
• · modelsim仿真时verilog调用VHDL模块，看不到reg信号？11-27
• · 大家帮我看看这个testbench11-27
• · 江苏都有哪些前景不错的IC设计公司？11-27
• · 请问这些verilog语句综合成什么语句11-27