微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 串行同步通信

串行同步通信

时间:10-02 整理:3721RD 点击:
面对一个问题,在同步串行通信中,发送端输出时钟信号和数据信号,在传输过程中,数据有效沿和时钟有效沿可能会存在偏差,在接收端该如何处理这个偏差,从而正确的接收数据?
发送时钟在下降沿发数据,接收方在时钟上升沿接收数据就可以么?
对将时钟与数据组合一起发送的方式一直不是很清楚,接收方好像是根据解码的方式恢复出时钟信号。欢迎感兴趣的一起探讨,高手们提点~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top