微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:spartan6关于ddr的输入采集问题

求助:spartan6关于ddr的输入采集问题

时间:10-02 整理:3721RD 点击:
spartan6器件,IDDR2原语有两个时钟脚C0,C1,
做ddr接口,dqs信号是单端信号;
我打算用dqs采集dq信号,由于过来的dqs和dq是边缘对齐的,所以dqs经过IODELAY2延时1/4个周期(延时后的信号通过BUFIO2产生delay_dqs),由于IDDR2需要两个时钟脚,并且是反向的,所以我用delay_dqs和~delay_dqs驱动IDDR2,可是会报错,说IDDR2的两个时钟脚不能用同一个BUFIO2驱动。但手册上说经过IODELAY2后只能进入一个BUFIO2,我没办法通过两个BUFIO2产生两个反向的信号啊,该怎么办呢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top