• · 关于镁光FLASH操作11-27
• · 赛灵思烧写器11-27
• · 刚学verilog的小白求大神们帮翻译一段代码（从c到verilog）11-27
• · 我在quartus中调用modelsim-ae仿真， 只能看到testbench的顶层模块的信号11-27
• · 两路并行数据恢复电路的研究11-27
• · verilog实例化出问题11-27
• · 小白问个关于FPGA应用的问题11-27
• · 关于fpga的时序约束11-27
• · 出售一块DE2-11511-27
• · 各位大神希望得到你们的帮助11-27
• · 如何编写25AA256系列EEPROM的verilog控制程序（spi接口）。11-27
• · 本人新手 初用ISE 求VCCAUX设置11-27
• · vcs DVE中如何显示fsm的状态值11-27
• · 如何在DVE里面显示状态机的名称11-27
• · ChipScope Pro无法检测到Xilinx USB下载器11-27
• · FPGA资源如何评估11-27
• · ISE综合GUI界面和命令集综合结果不一致11-27
• · designware怎么用啊？11-27
• · 在做SOC的时候，我们怎么确定RAM的大小啊？11-27
• · 求cadence610 可用的工艺库11-27
• · altera的stratixIII下载问题！11-27
• · xilinx 怎么查看一个器件的延时11-27
• · 求解释在烧写程序时出现选择SPI和BPI11-27
• · modelsim 仿真问题11-27
• · 求助： 关于Error ContraintSystem:5911-27