微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助: 关于Error ContraintSystem:59

求助: 关于Error ContraintSystem:59

时间:10-02 整理:3721RD 点击:
小弟使用的v4sx55的片子,在ISE13.1的版本中,Tranlate时出现以下错误:
Error:ContraintSystem:59-Constraint
[Top.ucf(27)]: NET"clk_42M" not found.Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
在程序中使用了这个信号clk_40M,也在ucf中正确的进行了约束,可是还是报错,请各位大神给看看应该检查哪点呢,给个建议吧,真的很头疼啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top