微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 两路并行数据恢复电路的研究

两路并行数据恢复电路的研究

时间:10-02 整理:3721RD 点击:
RF接收两路并行数据,数据可能存在相位差异,传统的做法是分别对两路数据提取位时钟信号,用各自独立时钟进行取样判决。有没有另一种方法,就是对其中一路提取位同步时钟,再用这个时钟去接收另一路的数据。具体做法该如何实现?延迟锁相技术可以做到吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top