微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合后的报告

DC综合后的报告

时间:10-02 整理:3721RD 点击:




DC综合后的报告如图,为什么只有时钟有延迟,其他所有元件都没有延迟呢?不知道哪一步做错了。
本人用的dc_shell -topo模式,其中在compile_ultra后有以下错误


可能是调用库有问题吗?可我check_library没有错,请各位指教

GTECH 只是逻辑表达?不是库里的单元? target_library 没设对?


target library没错啊cb13fs120_tsmc_max,报告中不也是写的这个吗?可为什么逻辑单元用的gtech呢,还是没检查出问题来啊

是不是你dont touch了,那个模块根本就没综合?

是不是加错库了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top