• · xilinx ISE translate 报错，找不到解决途径，特来求大神指点11-27
• · 一个分频的问题11-27
• · 问一下两块fpga直接通信的问题11-27
• · FPGA/CPLD设计无复位输入，内部寄存器初值是怎样的？11-27
• · 求解DC综合结果为零的问题11-27
• · Modelsim前仿真波形与NC-verilog/Active-HDL不一致？11-27
• · 关于FPGA工程师和数字后端工程师的选择？11-27
• · quartus ii9.0是否支持win711-27
• · ise14.3 综合奇葩问题11-27
• · leon3 源码研究11-27
• · quartus ii:" found minimum pulse width or period violation"11-27
• · 键盘接上DE2板的时候没有反应？11-27
• · 共享以太网控制器（MAC）相关内容11-27
• · 问一个ISCAS和MCNC问题11-27
• · sivalco11-27
• · 同频异步时钟锁存单周期信号11-27
• · verilog实现乘法器的代码，其中有一段不理解，大家帮忙看下，谢谢啦~~11-27
• · ISE13.4综合后的RTL视图有问题呀，看起来很难理解呀。11-27
• · hdl coding11-27
• · 请问宏定义文件怎么读入DC11-27
• · DesignWare IP 安装时的Project ID11-27
• · fpga PLL11-27
• · 请教个问题，做完数字滤波器后，怎么验证这个滤波器的性能11-27
• · 版上verdi2011的XX对nAnalyzer无效11-27
• · modelsim、synplify安装的问题11-27