微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > hdl coding

hdl coding

时间:10-02 整理:3721RD 点击:
为什么要避免gated clocks?

简单地讲,防止产生毛刺,当gated enable建立或消除的过程中。

不需要避免,该用就用。

gated clock怎么可能避免?是节能的最重要手段之一啊。



    看到一些hdl coding规范中写的要避免gated clock,现在在学习如何写出friendly code!

意思是尽量不要自己写?如clk_out = clk_in & gate_en;
而是让工具自动插

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top