• · 基础PS系统11-27
• · verilog 多线程 multi thread11-27
• · 后仿真中parameter问题11-27
• · 综合和布线都没问题，生成位流文件出了问题。会是什么问题呢？11-27
• · 关于 static 变量求助11-27
• · modelsim6.0如何生成fsdb格式的波形文件11-27
• · 64位linux安装vcs的问题，望高手来解决11-27
• · FIFO读取错误，core约束的添加，bit流JTAG加载失败11-27
• · Xilinx chipscope 问题请教11-27
• · Xilinx：ROM程序的在线更新11-27
• · 关于建立时间、保持时间错误的问题，请帮忙看看！11-27
• · 求SPI FLASH 仿真verilog(vhdl)文件11-27
• · DDR3 MIG3.5 参数的设置11-27
• · 请问大家有没有VCS的后仿真资料或者教程啊？11-27
• · 哪位帮我看看这段Verilog代码？运行一下11-27
• · 请问DC可以综合除号/和乘号 *吗？谢谢11-27
• · ubuntu上 搭建xilinx zynq linux 编译环境11-27
• · 对于算法芯片如何进行面积估计11-27
• · 怎么才能观察fpga内部波形？11-27
• · 大规模mux 的优化11-27
• · 我的modelsim怎么不能仿真了？11-27
• · dvbt2的ldpc程序，综合无法完成。11-27
• · 有谁知道苹果公司雷电电缆吗？11-27
• · dc 安装完成 请问怎么工艺库安装 是否直接解压就行？11-27
• · 如何将自己写的模块做成IP核呢？11-27