微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问DC可以综合除号/和乘号 *吗?谢谢

请问DC可以综合除号/和乘号 *吗?谢谢

时间:10-02 整理:3721RD 点击:
请问DC可以综合除号/和乘号 *吗?谢谢!
如果能综合的话,请问/和*用的是什么模型?要再综合的时候进行什么设置?
我做了一次综合,报出了error:Can not find synthetic libray module UN_div,请帮我解释一下为什么会报这个error?
不胜感谢!

可以综合,简单的加减乘除不需要设置,只要指定路径和工艺库等就行,
复杂的电路模块则需要调用designware ~



   怎么调用的designware里面的模块进行综合阿?我试了一下,不知道怎么找到要综合的模块,(综合模块的路径和名字都不知道怎么找)?



   使用方法:在synthetic_library 里面添加design ware库。   design ware路径:一般会在综合工具安装目录的下面,如:synopsys/2012.09/SYN/libraries/syn

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top