微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何将自己写的模块做成IP核呢?

如何将自己写的模块做成IP核呢?

时间:10-02 整理:3721RD 点击:
使用CORE Generator吗?

不是吧。
同样疑惑。好像只用ngc。

就是一个模块而已,想用的时候例化一下

同问。
高手指点。

可以用synplify编译成edf文件。
也可以根据不同的仿真器,编译器来做加密。
提供接口信号。然后别人用的时候例化你的模块就可以了。

shibushi

fpga可以编成edf file,asic或者高级的做法直接编程gtech,当然,protect的verilog也是个很好的选择

如果使用的是ATERA的器件和工具,建议参考:
http://bbs.ednchina.com/BLOG_ARTICLE_248287.HTM

同问。
高手指点。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top