微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于建立时间、保持时间错误的问题,请帮忙看看!

关于建立时间、保持时间错误的问题,请帮忙看看!

时间:10-02 整理:3721RD 点击:
在做PicoBlaze的时候,PROM用了用core generator生成的双口RAM,结果读取RAM数据时,前仿和后仿时不一样,后仿读取的结果不是期望值,并在后仿时给出了下面的一堆warning:
WARNING: at 1367710 ps: Timing violation in /main_test/uut/\PBB1/kcpsm6/stack_ram_low_RAMD_D1 /  $setuphold( CLK:1367581 ps, WADR0:1367710 ps,-58 ps,572 ps)
括号里面的几个数字是什么意思,到底是保持时间还是建立时间违例!

保持时间违例吧!1367581-1367710=-129,绝对值大于-58,Hold时间违例。



谢谢解答!
“ WADR0:1367710 ps”是表示在时刻1367710 ps信号有波动?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top