微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus ii:" found minimum pulse width or period violation"

quartus ii:" found minimum pulse width or period violation"

时间：10-02 整理：3721RD 点击：

用quartus编译的时候报了一个critical warning： found minimum pulse width or period violation用TimeQuest TA查看Minimum Pulse Width发现很多Pulse Width达不到存在负的slack
感觉是所选器件速率达不到设定的时钟频率，是不是必须要降低仿真时钟速率才行啊

上一篇：键盘接上DE2板的时候没有反应？
下一篇：leon3 源码研究

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top