微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求解DC综合结果为零的问题

求解DC综合结果为零的问题

时间:10-02 整理:3721RD 点击:
用DC综合后的所有结果都是0,是什么原因?怎么解决?往高手指点谢谢!~!

什么是叫全是0?

看不懂啊?什么叫综合结果全都是零?时序和面积报告?还是其他报告?最好贴一下综合后的报告吧




求解?

设计没完全读进来吧,肿么全被优化掉了,奇怪

设计没了。


是啊,我用的之前综合用的脚本,结果却是这样,是不是程序有问题?

看下DC的log就知道原因了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top