请问如何让synplify在多核环境下运行

时间：10-02 整理：3721RD 点击：

目前有个工程，synplify综合一次要一天多，严重影响调试测试效率，实验室机器配置较高，不应如此。

synplify运行的时候发现资源管理器中只有一个核在工作（其他7个核全都没用到），请问如何才能多核并行处理提升效率呢。

听人讲可能是版本问题，有人有多核运行的经验吗?需要什么样的版本才可以呢?
多谢指教。

不说版本号?软件系统?

上一篇：请问，前端应该向后端提供哪些资料
下一篇：活动已结束，目前正在评审，过几天会出结果

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器