微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA产生高速并行数字信号

FPGA产生高速并行数字信号

时间:10-02 整理:3721RD 点击:
想用FPGA产生14bit并行的数字信号,这样可行吗?一般最高速率能有多少?

可以,具体速率看你的fpga信号,从200M到400M不等,当然,特别高端和低端的除外。

LVCMOS/LVTTL可到200Mbps,LVDS等差分信号可到1Gbps。和FPGA的选型有很大关系。

我想贴主应该是要问FPGA说能产生最高多少M的时钟频率


哦,非常感谢啊,那你觉得赛灵思Virtex 6系列的fpga芯片能产生速度高达1G的LVDS差分输出信号吗?



     不是,是想产生14bit并行的差分输出高速数字信号,速度最好能上1GHz。


非常感谢啊,那你觉得赛灵思Virtex 6系列的fpga芯片能产生速度高达1G的LVDS差分输出信号吗?看不懂它的数据手册。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top