关于Quartus的版本问题

时间：10-02 整理：3721RD 点击：

去年一个工程，用Quartus9.0编译、也在板子上面运行，都没有问题，
然后如果使用Quartus11.0编译的话，虽然编译能过，但是会出现莫名其妙的错误，所以不得不又用回了Quartus 9.0
今年初自己用SystemVerilog写的代码，在VCS上面跑仿真过了，今天在Quartus 11.0里面编译的时候就出现错误了，怀疑是不是版本的问题?
求助板上各位，使用过SystemVerilog、Quartus的帮帮忙

上一篇：wanted a ebook called " compact modeling"
下一篇：modelsim、synplify安装的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器