微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > &与&&具体区别是什么啊

&与&&具体区别是什么啊

时间:10-02 整理:3721RD 点击:
在verilog语言中 &与&&区别是什么,具体使用起来呢

请大家帮我分析分析

小编我怀疑你是来骗回复的,这个问题请问度娘。



&: 指与门,一般是bit级的与操作。
&&;指逻辑与,一般是逻辑判断时使用。
不知道是否描述准确。

&,按位与,关心每bit的值
&&逻辑与,只关心两个表达的值

怎么不问问& | 什么区别 吐血

这是基本的语法啊!

看到你这短短时间内的提问啥的。跟刷屏一样。位与和逻辑与的区别。有问题先问百度吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top