微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > casex

casex

时间:10-02 整理:3721RD 点击:
verilog中casex语句能综合吗?

一般可综合都不用Casex!

casex,casez都可以综合。
一般用于one-hot的decode

可以综合,但不建议用。



    为什么不建议用呢?有什么不好的影响?

   www.arm.com/files/pdf/Verilog_X_Bugs.pdf

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top