建议斑竹开辟FPGA约束专栏

我也觉得很有必要啊
其实约束和配置有是难点啊，而且市面上没有甚么资料！

不同的FPGA使用不同的开发工具，Quartus和ISE，或者干脆用synpily，具体的约束方法都有所不同。
建议从ASIC的DC或者PT入手，理解timing 约束的思想，用其来指导FPGA的约束。
当FPGA的布线资源和ASIC又有大不同，我姑且抛砖引玉吧！也希望获得这方面的资料：）

顶下。
我也觉得约束一块是个难点。约束是初学者到精通者的一个基本门槛。
建议小编开放。

约束是对电路彻底的理解，支持开专版讨论

支持啊  我现在的设计遇到这方面的很大困难啊

支持，支持

呵呵，支持一个，确实是，而且好像这方面没有统一的标准，需要考虑什么，都是靠经验的。建议大家在一起讨论。

嗯，我也有同感，支持支持

有同感，支持支持

资料呢?

同感，我是初学者。

是啊，都没头绪。

个人理解，比较好的把握器件约束，关键是要对自己的电路十分清楚：
核心电路的处理速度要求多高?
普通接口电路的处理速度如何?
自己的设计中，哪些是关键路径?
PCB工程师提供的板级参数是多少?

太支持了，在公示constraint都是老鸟做，都凭经验

确实,ASIC有,唯一的就是FPGA没有,可惜,可惜

有同感，支持，继续关注。

顶。

我也支持。但是咱是FPGA新兵