关于encounter导出的setload文件

时间：10-02 整理：3721RD 点击：

大家好！最近遇到了一个奇怪的问题，在反标注Encounter7.1导出的setload电容文件时出错，说找不到线。
打开文件一看，发现文件里很多线有不必要的空格，如setload 0.002 "div16\u_rem n13"，导致DC反标不成功。
大家有遇到这种事情吗?是不是encounter版本太低了跟DC的不兼容呢?

上一篇：求助，用synopsys amba VIP时遇到的问题
下一篇：win7安装 Quartus 7.2之后，为何不能编辑IP核？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器