微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于赛灵思物理约束的问题,attribute rloc of FDCPE_inst: label is "X0Y1

关于赛灵思物理约束的问题,attribute rloc of FDCPE_inst: label is "X0Y1

时间:10-02 整理:3721RD 点击:
attribute rloc of FDCPE_inst: label is "X0Y1,这样的一条语句表示实例化的触发器应该处于X0Y1位置,但是这条语句到底出自哪里,是赛灵思的原语吗   在那个文档可以查到?物理约束应该写进UCF吧为什么出现在结构体中

查看。
http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/cgd.pdf
RTL code /UCF里面都可以写。(当然写UCF里面好了)

同问? 等待中

?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top