微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 51MX内核仿真求助

51MX内核仿真求助

时间:10-02 整理:3721RD 点击:
请教高手怎样用verilog编写testbench,对51内核进行仿真,先谢过啦 !

想对51内核有一个了解,所以想对它进行一下仿真,请求高手指点啊

有木有高手给个建议,多谢啦

模拟一个内核运行流程,关键的问题不是别人能解决的,而是你对这个内核是否熟悉,
你要了几点:
   1  你是做黑盒测试还是白盒测试?
       如果是黑盒测试,那你可以直接用几个LED来和一块合适的FPGA开发板,直接通过实验或者逻辑分析仪来测试外部引脚.如果是白盒测试,这个就很复杂,你得非常清楚内核的所有功能和主要路径.
   2  这个内核支持哪些指令?
   3  是否支持中断,中断触发的响应策略是什么?
这个是重活,指导不了.
  ......


谢谢您的答复,我这个属于白盒测试,我知道内核支持哪些指令,但不知道是怎样进行指令译码的,它也支持中断,外部、串行和定时中断,但不知道中断的响应策略。
所以我想问一下如果是您的话,会怎样去学习这个内核,请大神指导一二,我对这个真的是小白,先谢过啦!



    关于51内核的译码方法,得通过作者的 USE GUIDE来看了,如果遵循原汁原味的指令来设计的话,这个你可以参考8051内核的单片机的详细DATASHEET,当然你最好是先了解下CISC指令的体系结构.目前用FPGA做51指令,很多人都在流水线上进行了优化.



    先谢过大神! ,还是知识储备不够,等对51有一定基础了再和大神讨论,谢谢



    谢谢大神,最近从51指令系统入手,有了一些进展,看到了曙光!OH,yeah!



    加油!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top