FPGA在某一频率点附近，输出不正常！

FPGA在某一频率点附近，输出不正常！都是时序电路，没有什么组合逻辑，照理应该在最高频率处，输出不正常，但是现在我遇到的是在中间某一个频率附近输出不正常。如果将这个输出添加到Signal Tap II，则输出正常！感觉不好分析问题出在什么地方！

最奇怪就是加了Signal Tap II反而正常了，照理说加了Signal Tap II，它的扇出变大了啊！

看看是不是你的那个信号被软件优化掉了，最好是仔细看看软件编译布局布线的报告，看看有没有被优化掉。

这种情况据说一般都是时序的问题，lz还是分析分析时序报告吧，good luck

上面两位说的我都想到了，看了它的RTL，信号肯定没被优化掉，时序分析显示的最大频率，大于我这个不正常的频率点，而且我在更大频率处都能工作正常！

分别看看setup 和 hold是否满足

setup,hold都满足，所以才不知道怎么分析了！

这是个很有意义的问题，把它顶上来！
现在怀疑是不是输入信号受到干扰造成的，还有一个现象，如果我用示波器探头点在上面，电路就正常工作了！
还请熟悉硬件的同学分析、分析！

感觉很奇怪，难道是板级问题?