求大牛指導 modelsim的問題-----急

我在verilog裡使用include的語法,我將其中分成三個的目錄
1.主要verilog的設計
2.轉換接口,也適用verilg寫的
3.testbench
但是使用modelsim的時候,說找不到include的檔案,不知道甚麼原因呀,可以幫幫忙

看一下vlog的帮助，里面有include查找目录的选项。  vlog --help
试试 +incdir+XXXXXX      XXXXX是include文件存放的文件夹

In the work space window project tab, include all the design files.

Include的文件要放在modelsim的工程目录下