微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 同步复位和异步复位

同步复位和异步复位

时间:10-02 整理:3721RD 点击:
在IC设计的时候,里面是否可以既有同步复位又有异步复位?
谢谢~

当然可以,这个没有固定要求,更具功能和实际情况来定的

好像一般不这么做吧,防止两者冲突带来紊乱

为什么要这样做呢,有异步复位了还要同步复位干嘛

两者同时存在,一般是在系统级或板级 规模的设计中

板级异步复位时必须的吧

谢谢各位的回答!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top