微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教上拉电阻模块的用法?

请教上拉电阻模块的用法?

时间:10-02 整理:3721RD 点击:

上拉、下拉电阻

上拉电阻和下拉电阻是一类只有一个端口的(输出端)的器件模型,其作用是改变其输出端的值:上拉电阻将输出置为1,下拉电阻将输出置为0。声明上拉电阻和下拉电阻的关键词是:pullup和pulldown。


例化:


pullup p1(scl); // pullup scl line
是不是说,当SCL为零的时候,输出还是零
当SCL为高阻的时候,输出是1

上拉/下拉电阻本身只是弱上拉/下拉,当正常或者强的逻辑电平置于被上拉/下拉的信号时,该信号应该为被赋予的逻辑值;
三态信号意味着没有驱动,这时逻辑值就应该是上拉(逻辑高电平)/ 下拉(逻辑低电平)。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top