• · 请教一下32位虚拟机的问题11-27
• · 刚刚想玩fpga,想了解一下各个公司的fpga的逻辑单元,请帮一下忙11-27
• · verilog设计风格的问题11-27
• · modelsim时序仿真ram初值读出来的都是011-27
• · modelsim仿真时module不在test下面，如何解决？11-27
• · 求ml501开发板的ucf11-27
• · nclaunch的些问题11-27
• · 请教一下全数字锁相环的问题11-27
• · 信号的方向性11-27
• · 常用EDA软件，大家都用的什么版本呢？11-27
• · 如果用逻辑电路来而非CPU来实现循环发送命令，什么方式比较好？11-27
• · 求教大神：Timequest分析时，PLL输出问题11-27
• · verilog中repeat语句能否独立于过程块？11-27
• · 求助：用iMPACT烧写程序到W25X40L问题11-27
• · ic5141原理图仿真时遇到的问题11-27
• · ISE/Quartus的综合工具和综合约束11-27
• · 为什么仿真的时候信号的位数跟代码中的不一样？11-27
• · 关于xilinx ip核中乘法累加器mac的延迟问题11-27
• · verilog实现FFT和viterbi算法11-27
• · 综合后仿出现高阻态11-27
• · 请教一个时序约束？11-27
• · 一个很简单的verilog问题11-27
• · ise 13.x以上版本如何使用partition 分区？11-27
• · 怎么解决dc综合后的min_capacitance的violation11-27
• · 如何在Verdi中快速定位到一个随机信号的第N个上升沿？11-27