怎么解决dc综合后的min_capacitance的violation

第一次遇到综合后出现 min_capacitance的violation，其中required/actual 都是0.00,但是还是报（VIOLATED:increased significant digits)的信息。
不是很明白，怎么fix呢，请大侠指点迷津。

"increased significant digits":因为输出文件的小数点后面是有精度的（一般2位小数）。当几个数的第3位小数加的时候，就有可能向结果的第2位进位。这个就是这个意思。
比如：精度为3的计算：0.003 + 0.003 + 0.003 + 0.001 = 0.01.
如果精度为2的时候：0.003 ＋ 0.003 + 0.003 + 0.001 = 0.00 ＋ 0.00 ＋ 0.00 ＋ 0.00 ＝ 0.0
可以提高DC/PT report时候的精度。有个变量控制的。
PS:这种violation很小，一般不管，由place&route解决。

   谢谢，大概明白了