verilog实现FFT和viterbi算法

算法是一样的，只不过硬件是有时序的！可以写个C模型，然后一步一步的细化成verilog实现

以前我在做delta sigma的時候, modelsim 和verilog 可以 one-on-one match

    one-on-one match是什么意思?可以说的详细点吗?

写好C代码，直接用C综合器就可以完成，或者在Matlab中建模之后，采用Model Compiler就可以直接输入RTL代码，这也是目前搞算法的设计师经常用的手段

你要用RTL实现维特比算法的话，实现方法可能和matlab会有点不一样。
我不知道你Matlab是怎么做的。
开始回溯以后，Matlab可以每次走回溯深度个地址，译出1个数据，
但硬件实现如果这样做的话，译码速度是1MHz的通信速率也达不到的。
要多看点硬件实现方法的文献。