综合后仿出现高阻态

最近再做一个RSA加密芯片，综合后仿的时候发现（使用的软件为questasim），内部有些组合逻辑产生的信号为高阻态，
但是这些信号寄存以后的输出结果都是对的，高阻态都变成对应的0或者1，并且电路最终的输出结果也是对的。不知道有没有
人遇到过类似的问题?

这种问题经常存在的。 忽略掉就可以了