微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个时序约束?

请教一个时序约束?

时间:10-02 整理:3721RD 点击:

这个时序一直不好约束,上升和下降沿都约束了,但还是有问题?
请问大家这个在DC里怎么约束比较好?
这个是8051里面的一个输出信号,不是自己设计的


小编这个电路是要实现什么功能啊

时序分析很难的,你市纯粹玩玩还是考验仿真器啊

小编你的电路图是不是有问题?怎么上面一个触发器没有输入的呢?

感谢各位的支持啊,急啊

加一FROM:TO约束?

该电路实现什么功能啊

确实有点儿难度。用from to试试

请大家多多支持啊

这个要看你具体想完成什么功能了

lz没说清问题,不知道你想做什么,达到什么效果~

分析下最严格的就行了
就是下降沿到上升沿的半周期满足就ok了
hold也可以吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top