微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 阻塞与非阻塞赋值的问题

阻塞与非阻塞赋值的问题

时间:10-02 整理:3721RD 点击:
一般数字设计规范都会提到always时序设计用非阻塞赋值,但如果某种always情况用阻塞赋值更优,选择了阻塞赋值会有什么问题么?

如果你在设计的时候能多想想代码综合出的硬件电路是什么,你就会有所领悟

always设计时序逻辑的时候用阻塞赋值,可能会导致仿真结果和实际电路功能不一致。最好不要这样写代码。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top