• · 请教这几种编码，结果有什么不同，因为什么？11-27
• · win7 modelsim SE6.2b run 不起来，求助11-27
• · CYCLONEII_SAFE_WRITE 设定无效？11-27
• · 请问国内有哪些好的FPGA开发板提供商？11-27
• · ucf 引脚绑定11-27
• · 用modelsim进行后仿真遇到的问题11-27
• · link library和synthetic library有什么区别11-27
• · 未外接复位信号，请问spartan有内部“上电复位”信号吗？11-27
• · xilinx 两个DCM 使用的问题，求解...11-27
• · Xilinx 时钟问题 DCM PLL11-27
• · 寻找嵌入式图像处理FPGA开发人员11-27
• · FPGA选型求教，谢谢11-27
• · .lib文件转化为.db文件出错11-27
• · 怎么样阅读fpga综合生成的文件？11-27
• · 谁能告诉我，能找到FPGA的工作吗？11-27
• · xilinx与altera比较，那个更好些？请指教11-27
• · 静态时序报告setup slew为负和 par 状态显示的为啥不同11-27
• · sata2协议学习11-27
• · 关于fpga开发的 新手问题11-27
• · 求 xilinx RAMB16 产生器？11-27
• · QuartusII 状态机视图显示不完全，问题在哪里？11-27
• · chipscope信号观测11-27
• · 求助：FPGA内部（底层）模块三态门的拆分11-27
• · 关于verilog和vhdl赋值不同的现象11-27
• · upf 中不同power domain 在DC怎么综合？11-27