• · quartus中的simulation不能获取问题11-27
• · 请问综合后仿真路径延迟反标时找不到触发器的路径延迟路径的问题？11-27
• · ISE工程打不开11-27
• · HDL designer能不能加chipscope11-27
• · verilog parameter的使用问题11-27
• · 求解verilog11-27
• · modelsim6.5仿真时存在的一个问题！11-27
• · 请大神推荐带ＵＳＢ２．０的ＦＰＧＡ开发板11-27
• · 大家modelsim中都在使用哪个脚本语言11-27
• · 在使用quartus11.0软件调用modelsim进行波形仿真时出现下列错误11-27
• · ALtera的PCIE硬核，runtb.do文件的仿真11-27
• · DC综合时如何设置才能保证某个信号不被优化掉11-27
• · FPGA祛除多余符号位的方法11-27
• · PCI Express自由顺序发送数据11-27
• · PLL的问题11-27
• · 关于阻塞赋值与非阻塞赋值11-27
• · 问一个dc综合关于module的问题11-27
• · AXI总线 lock up求助11-27
• · RAMB16 资料与 mif 资料问题11-27
• · 求助：Virtex-5 FPGA设计中,不使用的GTP_DUAL管脚怎么处理11-27
• · 数字集成电路系统级仿真求教11-27
• · 关于Verilog并行运行的问题11-27
• · 怎么看fpga里map&route的详细信息？11-27
• · modelsim 仿真如何看内部的一些reg或者wire的信号啊？11-27
• · 急急急！FPGA无法接收到DSP发出的SRIO包11-27