AXI总线 lock up求助

时间：10-02 整理：3721RD 点击：

各位大侠，今天碰到一个问题，在一个SOC的系统中，几个Master同时访问一个Slave, 随机的会出现CPU停止工作的现象，感觉是AXI总线的Write channel lock up了，也不知道是写地址通道还是写数据通道的ready 被一直拉低了，而read channel 是正常的。想问一下，AXI总线在什么情况下写总线会被lock up?

應該要先檢查你的slave對於多個master同時訪問的時候 HREADY是否會被一直拉低

上一篇：RAMB16 资料与 mif 资料问题
下一篇：问一个dc综合关于module的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器