微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问一个dc综合关于module的问题

问一个dc综合关于module的问题

时间:10-02 整理:3721RD 点击:
比如三个module a ,b,c。  b里面例化了a,c里面例化了b

综合的结果是a,b,c都综合成门级的网表了
b的综合结果里面例化了a,c的结果里面例化了b

我需要对门级网表进行一些修改,这样的实例化使得工作比较麻烦

有什么办法让综合的时候,只有一个module c,而a,b全部用门级网表带入吗?

current_design c;
link;
ungroup -flat -simple

最后一句什么意思,没明白


thank u!我去查查文档学习一下

打散,打掉层次

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top