• · 问一个license的问题11-27
• · 求助：FPGA程序的动态重构配置问题！11-27
• · Quartus ii alt3pram 怎么产生？11-27
• · ncsim仿真求助，仿真跑死现象~11-27
• · 请问Forward SAIF file是怎么来的啊11-27
• · 求XUPV5_LX110T的原理图11-27
• · 求教Xilinx Virtex-5 FPGA例化后功耗评估问题11-27
• · 有谁在搞45nm 32nm啊？能不能求教下11-27
• · 关于奇数分频电路的毛刺问题11-27
• · window7安装modelsim6.0问题11-27
• · 写testbench用什么工具？11-27
• · mux与LUT资源消耗及逻辑级数关系讨论11-27
• · 请教SDRAM刷新所采用的策略？11-27
• · altera的硬核和软核11-27
• · verilog task protection11-27
• · 双时钟域时序约束问题11-27
• · 两输入同频方波异或后怎么判断那个超前11-27
• · 请教大家818下面的问题的。-------版主-------在哪里？11-27
• · Verilog LE RAM 问题？11-27
• · 问一个综合成门级网表的问题11-27
• · 怎么样生成门级的verilog代码？11-27
• · 求Xilinx_DocNav_14.2_P.28xd.3.0.tar11-27
• · ISE中 怎么看工程占用的芯片资源呢？11-27
• · modelsim 10.1c里面waveform viewer怎么选择全选单pane信号11-27
• · Design Compiler中IEEE754浮点库11-27