• · verilog vhdl混合编程11-27
• · VHDL 语法问题 2** 代表多少？11-27
• · system verilog11-27
• · 请教一个问题：组合逻辑写*号是否会影响仿真的速度？11-27
• · 同样的设计，用外接时钟用用DCM都跑100M，DCM时序就过不了11-27
• · dc综合后用modelsim后仿，如何生成库的v文件？11-27
• · vcs安装中的问题11-27
• · wishbone11-27
• · VHDL Coding Styles & Methodologies11-27
• · 请问microblaze中寄存器怎么访问？各寄存器地址是多少11-27
• · 请问 8052 IP CORE 跑多快？11-27
• · 新手求助：8051核作为主设备接在wishbone总线接口怎么连接？11-27
• · 关于FPGA实现掉电功能的问题11-27
• · 学习fpga是否需要看《信号与系统》？11-27
• · 组合逻辑循环？新手求助11-27
• · Virtex 5 焊接问题11-27
• · 只学写驱动（控制器），没有参与过实际的项目，能参加工作吗？11-27
• · FFT核的仿真，综合说找不到核？怎么回事11-27
• · 请教高手关于时钟约束问题！11-27
• · 如何设置结温？11-27
• · 从网上下载的pwm程序，怎么设置输入然后能看到波形？11-27
• · 关于LMS自适应滤波器的截位问题11-27
• · 基于Cordic算法实现反正切函数。11-27
• · 求解释DC综合时的 comlipe_ultra -SPG ,其中的SPG是神马意思啊？11-27
• · HSPICE 里怎么写阶跃电压啊11-27