微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 同样的设计,用外接时钟用用DCM都跑100M,DCM时序就过不了

同样的设计,用外接时钟用用DCM都跑100M,DCM时序就过不了

时间:10-02 整理:3721RD 点击:
同样的设计,用外接时钟用用DCM都跑100M,DCM时序就过不了,
开始为功能仿真,就用外接时钟100M,时序都能过。今把100M时钟由外接晶振加ip core generate 生成的DCM倍频到100M,
时序就过了,slew为负的地方还多。
请问是咋回事?

xxxxxxxxxxxxxxxx

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top